Cadence推出全新芯片设计自动化工具Cerebrus
全球三大EDA巨头之一的Cadence推出了完全基于机器学习的芯片设计自动化工具Cerebrus，实现了开发流程效率的提升，也得到了客户的认可。
在设计过程中，Cerebrus和Cadence RTL-to-signoff流程联合，为高阶工艺芯片设计师、CAD团队和IP开发者提供支持，与手动开发流程相比，开发速度提升了10倍，同时性能、功耗和面积（PPA）指标改善了20%。
Cerebrus是Cadence数字全流程的一部分，可与Genus综合解决方案、Innovus设计实现系统、Tempus时序签核解决方案、Joules RTL Power Solution、Voltus IC Power Integrity SolutionIC电源完整性解决方案以及Pegasus Verification System各个工具平台无缝集成合作，为客户提供快速的设计收敛和更好的可预见性，得到瑞萨电子（Renesas）、三星等合作客户的广泛认可。
版权声明：除特殊说明外，本站所有文章均为 字节点击 原创内容，采用 BY-NC-SA 知识共享协议。原文链接：https://byteclicks.com/27134.html 转载时请以链接形式标明本文地址。转载本站内容不得用于任何商业目的。本站转载内容版权归原作者所有，文章内容仅代表作者独立观点，不代表字节点击立场。报道中出现的商标、图像版权及专利和其他版权所有的信息属于其合法持有人，只供传递信息之用，非商务用途。如有侵权，请联系 gavin@byteclicks.com。我们将协调给予处理。
