台积电2纳米将采用哪种技术?

台积电2纳米将采用哪种技术?
IRDS预测摩尔定律先进制程技术发展路径图(2018-2034)

根据台积电8月25日线上举行2020技术论坛,随着台积电7纳米(nm)已广泛生产和5nm的大量制造步入正轨,3纳米厂正在南科厂兴建中、并将新建特殊制程与先进封装厂,规划2022年下半年进入3nm量产,并宣称已经开始了2nm的初步研究阶段。

虽然,台积电并未说明在2nm具体会采用哪种技术,但根据国际元件设备和系统技术蓝图(The International Roadmap for Devices and Systems ; IRDS)在2018年名为”More Moore”(指的是摩尔定律的持续扩展)的章节中描绘了先进节点技术未来预期的发展:

IRDS预期GAA FET (Gate-all-around FET)和FinFET将在3nm共享市场,GAA FET将在2nm时取代FinFET 。LGAAFETS指的是侧向闸极全环FET (lateral gate-all-around FETS) ,也就是传统2D处理器中的GAA FET 。Vertical GAA FET将用于尚待开发的3D电晶体结构中。

令人惊讶的是,IRDS预测193nm微影制程技术( lithography)的部署远到2034年仍会看到。本来以为EUV已经征服了所有前缘节点的市场,但在报告中没有找到支持该论调的解释。

IRDS预测高数值孔径(High-NA) EUV正进入部署阶段。NA数值孔径指的是系统可以接受任何角度发射光(emitted light)的范围。因此,开发较大角度范围以支持EUV有效剂量的光学系统已成为当务之急。也就是说,高数值孔径的替代方案是转向发展Multi-patterning(多重曝光)EUV。IRDS预测,将看到高数值孔径系统首先在2nm部署。

3D堆叠技术预计不会有太大变化,晶粒到晶圆(die-to-wafer)和晶圆到晶圆(wafer-to-wafer)将部署在3nm节点上。预测下一次重大节点转变在2028年将引入一套新技术。

目前还不清楚性能上会有什么样的提升。根据台积电的说法,5nm节点对于密度来说是一个巨大的飞跃〈提高了80%〉,但对于功耗〈1.2倍等速性能〉和性能〈1.15倍等速功耗〉来说,只有很小的差距。这些对于重大的节点转变来说是非常小的进展,意味着我们不应该期待仅依靠节点密度的转变,是无法带来大量的性能提升。目前还不清楚,这是否会成为新常态还是只是短暂的停滞。

值得注意的,IRDS基于他们在2018年做的预测,而推估2025年推出2.1nm 、2028年推出1.5nm 。IRDS宣称并不清楚英特尔、台积电或三星将推出先进节点的确切时间表。随着5nm在2020年推出,可以合理推估在2022年推出3nm,在2024 – 2025年推出2nm。

预计未来的一个趋势,英特尔和AMD正在设计新的功能,以继续提高性能, Chiplets 、HBM 、EMIB 、Foveros以及类似的技术都可以推动更高的性能,而不需要依赖传统式更小的电晶体、更低的电源电压等。目前,业者反而需要投入大量的资源来优化材料工程和电路布局,以此来提高性能或降低功耗

在台积电2020技术论坛,魏哲家表示将整合旗下包括SoIC(系统整合晶片)、InFO(整合型扇出封装技术)、CoWoS(基板上晶片封装)等3DIC技术平台,命名为「TSMC 3DFabric」,也在今年明显突破技术瓶颈,预料将在明年(2021)下半年量产使用。[台湾科技政策研究资讯中心]

获取更多前沿科技信息访问:https://byteclicks.com

上一篇:

下一篇:


标签