二维集成电路

传统集成电路技术使用平面展开的电子型和空穴型晶体管形成互补结构，从而获得高性能计算能力。其密度的提高主要通过缩小单元晶体管的尺寸来实现。例如7nm节点以下业界使用极紫外光刻技术实现高精度尺寸微缩。极紫外光刻设备复杂，在现有技术节点下能够大幅提升集成密度的三维叠层互补晶体管(CFET) 技术价值凸显。然而，全硅基CFET的工艺复杂度高且性能在复杂工艺环境下退化严重。因此，研发与我国主流技术高度兼容的CFET器件与集成，对于自主发展新型集成电路技术具有重要意义。

近日，北京大学化学与分子工程学院彭海琳教授课题组首次报道高迁移率二维半导体表面氧化成高κ栅介质并应用于高性能场效应晶体管器件和逻辑门电路，该研究工作突破了二维高迁移率半导体器件与超薄介电层集成这一瓶颈，有望推动二维集成电路的发展。